PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-153764

(43)Date of publication of application: 27.05.1992

(51)Int.Cl.

G06F 15/16

(21)Application number: 02-277760

(71)Applicant:

(22)Date of filing:

18.10.1990

(72)Inventor:

NEC CORP


TAWARA HIROSHI

(54) SYSTEM FOR INCREASING PROCESSING SPEED OF DECENTRALIZED CPU

(57)Abstract:

PURPOSE: To shorten the total processing time in the title system by attaining a constitution where plural sub-CPUs process the same processing request in parallel with each other and with different algorithms and selecting only the processing results of the sub-CPUs having the short processing time.

CONSTITUTION: The sub-CPU 5 and 6 have the same address in a local area network 2 and carry out simultaneously the processing requests given from a host CPU 1. Then the sub-CPUs also monitor the end information given from other sub-CPUs asynchronously with each other while carrying out the processing operations in response to the processing request of the CPU 1. When the processing end information is detected, the sub-CPUs end forcibly the processing operations under execution. In a sequential retrieval example of a table, a difference of processing time is produced between both CPU 5 and 6 according to the position in the table where the retrieval data is set. In this respect, only the processing operations of the sub-CPUs having the short processing time. Thus the total processing time can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出願公開

② 公 開 特 許 公 報 (A) 平4-153764

®int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成4年(1992)5月27日

G 06 F 15/16

370 N

9190-5L

•

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

分散CPUの処理高速化方式

②特 願 平2-277760

②出 頤 平2(1990)10月18日

個発 明 者

田原

弘志

東京都港区芝5丁目7番1号 日本電気株式会社内

21日1年17 日本日

日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 山川 政樹

外3名

明 組 有

1. 発明の名称

分散 CPU の処理高速化方式

2. 特許請求の範囲

1台のホスト CPUと複数のサブ CPU がローカルエリアネットワークで接続した分散 CPU システムにおいて、ホスト CPU からの処理要求をサブ CPU が実行する場合、複数のサブ CPU が同一の処理要求に対して異なるアルゴリズムで並列に処理を実行し、処理時間の短いサブ CPU の処理結果だけを選択することを特徴とする分散 CPU の処理高速化方式。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明はローカルエリアネットワークで接続 した分散 CPU システムにおいて、同一の処理要求 を異なる方法で実行するサブ CPU の中で、処理時 間の最も短いものだけを選択する分散 CPU の処理 高速化方式に関する。

〔従来の技術〕

第3図は従来の分散 CPU システムを示すプロッ ク図である。同図において、1はホストCPU、2 はローカルエリアネットワーク、3は複数のサブ CPU 4m~4mからなる CPU 酔であり、ホスト CPU 1とはローカルエリアネットワーク2を介して扱 祝している。このホスト CPU 1 およびサプ CPU4a ~ 4m はそれぞれローカルエリアネットワークに おける固有アドレスを付与されている。そして、· このサプCPU 4e~4aは傷別の機能を持ち、ホス トCPU1からの処理要求に応じてその処理を実行 したのち、処理結果をホスト CPU 1 に返す。そし て、このホスト CPU 1 はサブ CPU が分散する処理 を必要とする場合には、該当する処理を実行する サプCPU固有のアドレスを付加した処理要求メッ セージをローカルエリアネットワーク2上に送出 する。各サプ CPU 4s~4sでは各自の固有アドレ スと一致する処理要求メッセージを受信した場合 にはその駄当する処理を実行し、アドレスの一致 しない処理要求メッセージは廃棄するものである。

(発明が解決しようとする課題)

この従来の分散 CPU システムでは、各サブ CPU に搭載されたプログラムのアルゴリズムによつては特定の処理要求に対して処理時間が長くなるという欠点があつた。

〔課題を解決するための手段〕

この発明に係る分散 CPU の処理高速化方式は、ホスト CPU からの処理要求をサブ CPU が実行する場合、複数のサブ CPU が同一の処理要求に対して異なるアルゴリズムで並列に処理を実行し、処理時間の短いサブ CPU の処理結果だけを選択するようにしたものである。

[作用]

この発明は同一の処理要求を異なる方法で実行 するサブ CPUの中で、処理時間の最も短いものだ けを掲択することにより、システム全体の処理時 間を短縮することができる。

〔実施例〕

第1図はとの発明に係る分散 CPU の処理高速化 方式の一実施例を示す構成図である。同図にかい て、5 かよび 8 は同一機能を有し、ホスト CPU 1

ト CPU1に対して処理結果を応答して処理を終了 する。そして、サブ CPUでは、ホスト CPU1から の処理要求に応じた処理を実行中、他のサブ CPU からの終了通知を非同期に監視し、処理終了通知 を検出した時点で、実行中の処理を強制終了する。

また、前述した表の多次検索の例では検索データが表のどこに位置するかで、サブ CPU 5とサブCPU 6 で処理時間に差がある。そして、処理時間の 短いサブ CPU の処理だけを選択することにより、 サブ CPU での検索時間を短縮することができる。

[発明の効果]

以上詳細に説明したように、この発明に係る分 数 CPUの処理高速化方式によれば、ホスト CPUか らの処理要求をサブ CPUが実行する場合に、複数 のサブ CPUが同一の処理要求に対して異なるアル ゴリズムで並列に処理を実行し、処理時間の短い サブ CPUの処理結果だけを選択することにより全 体の処理時間を短縮することができる効果がある。

4. 図面の簡単な説明

第1図はとの発明に係る分散 CPUの処理高速化

かちの処理要求に対して同じ結果を返すが、処理の実現方法が異なるサブ CPUであり、その処理の流れ図を昇2図に示し、例えばサブ CPUの機能が表の返次検索である場合サブ CPU5では表の先頭から検索し、サブ CPU6では表の過後から検索する処理を実行する。 7 a ~ 7 n はこのサブ CPU グルーブ、8 はこのサブ CPU グルーブ 7 a ~ 7 n で裸成したサブ CPU 群である。

次に、上記構成による分散 CPUの処理高速化方式の動作について第2図を参照して説明する。まず、サブ CPU 5 かよびサブ CPU 6 はローカルエリアネットワーク 2 上で、同一のアドレスを有し、ホスト CPU 1 からの処理要求を同時に実行する。まず、ステップ 6 』で、サブ CPU 5 かよび サブ CPU 5 かよび マージを受信すると、ステップ 8 』でとの該当する処理を実行する。そして、ステップ 8 』で、この処理を実行する。そして、ステップ 8 』で、この処理を実行する。そして、ステップ 8 』で、ホス

方式の一実施例を示す構成図、第2図は第1図の サブ CPU の処理動作の流れ図、第3図は従来の分 歓 CPU システムを示すプロック図である。

1 ・・・・ホスト CPU、2・・・・ローカルエリアネットワーク、5 および 6・・・・サブ CPU、7 a ~ 7 a ・・・サブ CPU グループ、8・・・・サブ CPU 群。

特許出版人 日本電気株式会社·

代理人 山川 政 樹

